在 C++ RAM 读因 DRAM refresh…

适用于 C++ 低延迟场景中 RAM 读被 DRAM 刷新停顿拉高尾延迟，需要跨多个独立 DRAM channel 同时发起对冲读取并取最先返回结果。

适用场景

解决思路

1. 复制头文件到项目：`git clone https://github.com/LaurieWired/tailslayer.git`，然后 `cp -r tailslayer/include/tailslayer /your/project/include/`。
2. 在代码中包含头文件：`#include <tailslayer/hedged_reader.hpp>`。
3. 构建并运行提供的示例：`git clone https://github.com/LaurieWired/tailslayer.git`；`cd tailslayer`；`make`；`./tailslayer_example`。
4. 按机制实现读取：把数据复制 N 次，每份放在不同 DRAM channel；每个副本由绑定到独立 CPU core 的 worker 监控；读触发时同时读所有副本；最先响应的 channel 胜出，结果传给 work function；一个 channel 的 DRAM refresh 不能同时阻塞所有 channel。
5. 使用 `tailslayer::HedgedReader<T, SignalFn, WorkFn, SignalArgs, WorkArgs>`：`T` 是存储和读取的值类型；`SignalFn` 等待触发并返回要读的索引；`WorkFn` 在读完后立即接收值；`SignalArgs`/`WorkArgs` 可选，用 `tailslayer::ArgList<...>` 传编译期参数。
6. 构造 `HedgedReader` 时按需设置可选参数：`channel_offset = DEFAULT_OFFSET`（未文档化的 channel scrambling offset）、`channel_bit = DEFAULT_BIT`（用于 channel selection 的 bit）、`n_replicas = 2`（DRAM channel 副本数）。
7. 使用核心方法：`reader.insert(T value);` 插入值并复制到所有 channel；`reader.start_workers();` 启动每 channel 的 worker 线程（阻塞）。
8. 使用工具函数：`tailslayer::pin_to_core(core_id);` 绑定调用线程到指定 core；`tailslayer::CORE_MAIN` 是主线程推荐 core 常量。
9. 按最小用法写代码：定义 signal function（例如忙等待外部 flag，然后返回 index）；定义 work function（接收值并尽快处理）；`tailslayer::pin_to_core(tailslayer::CORE_MAIN);`；构造 `HedgedReader<T, my_signal, my_work<T>> reader{};`；`reader.insert(...)`；`reader.start_workers();`。
10. 通过 `tailslayer::ArgList<...>` 给 signal 和 work 函数传编译期整数参数：在模板参数中分别提供 `SignalArgs` 与 `WorkArgs`；例如 `tailslayer::ArgList<10, 1>` 转发给 my_signal（threshold=10, channel=1），`tailslayer::ArgList<2>` 转发给 my_work（multiplier=2）。
11. 自定义 channel 配置：在构造函数中覆盖 `channel_offset`、`channel_bit`、`n_replicas`；例如 4 个 replicas 且 channel bit 8：`HedgedReader<T, my_signal, my_work<T>> reader{0, 8, 4};`。
12. 注意 N-way（超过 2 个 replicas）hedging 需要使用 `discovery/benchmark/` 中的 benchmark 代码；主库头文件当前默认只暴露 2 channels。
13. 运行 channel-hedged read benchmark（N-way）：`cd discovery/benchmark`；`make`；`sudo chrt -f 99 ./hedged_read_cpp --all --channel-bit 8`。
14. 使用 benchmark flags：`--all` 运行所有 channel 配置；`--channel-bit N` 指定 DRAM channel selection bit（可试 6、7 或 8）。
15. 运行 DRAM refresh spike timing probe：`cd discovery`；`gcc -O2 -o trefi_probe trefi_probe.c`；`sudo ./trefi_probe`；用它测量 DRAM 的 tREFI refresh interval 和 worst-case stall duration。
16. 按平台设置 channel bit：AMD（Zen）常用 6 或 7；Intel 常用 6、7 或 8；AWS Graviton 用 8；用 benchmark 的 `--all` 自动检测最佳值。
17. 低延迟交易/事件驱动读模式：预加载 order book prices 到 hedged reader；在 market data 到达时 signal；signal 中可用 `__builtin_ia32_pause()` 忙等；work 中调用 `submit_order(price)`；`pin_to_core(tailslayer::CORE_MAIN)`；对 preloaded_prices 逐个 `insert`；最后 `start_workers()`。
18. 预加载 lookup table 跨 channel：`insert()` 会根据地址计算自动映射到正确 DRAM channel；通过逻辑 index 访问，physical placement 由 tailslayer 管理；循环对 LUT 调用 `reader.insert(v);`；最后 `reader.start_workers();`。
19. 排障高延迟：用 `--all` 验证正确 `--channel-bit`；确保 workers 绑定到 isolated cores（用 `isolcpus=` kernel boot parameter）；用实时调度运行：`sudo chrt -f 99 ./your_binary`。
20. 排障构建错误缺 header：确认 `include/tailslayer/hedged_reader.hpp` 在 include path；需要 C++17 或更高，编译参数加 `-std=c++17`。
21. 排障 workers 不启动/deadlock：`start_workers()` 是阻塞的，它启动线程并等待，signal function 必须最终返回；测试时确保 signal 不无限阻塞。
22. 排障数据损坏/错值：每次 `insert()` 会把值复制 N 次（每 channel 一份）；逻辑索引由库内部处理，不要直接寻址 replicas；调用 `insert()` 后不要修改插入的数据。
23. 排障平台不支持：Tailslayer 使用未文档化 DRAM channel scrambling offsets；若平台不是 AMD、Intel 或 Graviton，在生产使用前运行 trefi_probe 和 benchmark 工具表征 refresh 行为。
24. 参考项目结构定位文件：主库头文件是 `include/tailslayer/hedged_reader.hpp`（要复制这个）；示例是 `tailslayer_example.cpp`；工具是 `discovery/trefi_probe.c`；benchmark 在 `discovery/benchmark/`；构建入口是 `Makefile`。

适用边界 · 注意事项

• 平台不是 AMD、Intel 或 AWS Graviton，或未用 trefi_probe/benchmark 验证 DRAM channel scrambling offset 时，不要在生产使用。
• 默认主库头文件只暴露 2 channels；需要 N-way（超过 2 个 replicas）时不能只靠主库头文件，必须使用 discovery/benchmark 的 benchmark 代码。
• 不要在 insert() 后修改已插入数据，也不要尝试直接寻址副本；signal function 不能无限阻塞，否则 start_workers() 会死锁。